4.1. Типовые интерфейсы микропроцессорных систем

1.1 Структура микропроцессорных систем управления
1.2 Структура микропроцессорного контроллера
1.3 Структура микропроцессорных систем управления
1.4.1 Микропроцессорная система контроля параметров телевизора
1.4.2 Микропроцессорный стенд для проверки бытовых магнитофонов
1.4.3 Микропроцессорный влагомер текстильных материалов
1.4.4 Микропроцессорные системы в обслуживании автомобилей
1.5.1 Микропроцессорное управление цветным телевизором
1.5.2 Микропроцессорные средства управления бытовыми магнитофонами
1.5.3 Микропроцессорное управление бытовыми радиоприемными устройствами
1.5.4 Микропроцессорная система управления сушильным барабаном
1.5.2 Система управления электроприводом шлифовальной машины
1.5.6 Система управления сушкой древесины
3.5.1 Архитектура однокристального микропроцессора К580ВМ80А
3.5.2 Структура ядра микроконтроллера
3.6 Отличительные особенности однокристальных 16-разрядных микропроцессоров
4.1Типовые интерфейсы микропроцессорных систем

Любой микроконтроллер предназначен для выполнения полезных функций по управлению или контролю физическими параметрами конкретных объектов управления. Функции управления или контроля сводятся к обработке и последующему использованию цифровой двоичной информации, поступающей от объектов управления по линиям связи от различных устройств сопряжения МК с объектом. В качестве таких устройств могут быть датчики различных аналоговых физических параметров и связанные с ними нормирующие преобразователи электрических сигналов, аналого-цифровые преобразователи, датчики цифровой информации и др. Со стороны вывода информации МК взаимодействует с цифровыми индикаторами, исполнительными механизмами, дисплеями, цифропечатающими устройствами и другими средствами запоминания, хранения и использования результатов обработки информации.

Соединение всего многообразия внешних устройств с шинами микроконтроллера осуществляется с помощью интерфейсов, которые следует понимать как унифицированное средство объединения различных устройств в единую систему. Любой интерфейс должен обеспечить решение следующих двух задач.

Во-первых, интерфейс в своей аппаратной части должен обеспечить электрическое соединение различных внешних устройств с различными электрическими и конструктивными параметрами, с единой системой шин конкретного микроконтроллера. При этом должны быть учтены такие параметры, как количество линий связи, уровни и мощности электрических сигналов, длина и помехозащищенность линий связи.

Во-вторых, интерфейс должен обеспечить гибкое программное управление всеми подключенными внешними устройствами. В этой части интерфейс должен обеспечить не только работоспособность ВУ, но и согласование по быстродействию различных ВУ и центрального МП. Таким образом, под интерфейсом следует понимать унифицированное программно-аппаратное устройство, предназначенное для организации обмена информацией между микропроцессором и внешними устройствами, объединенными в единую систему.

По своему назначению интерфейсы бывают внутренними и внешними. Внутренний интерфейс объединяет БИС микропроцессора, модули памяти и средства управления вводом-выводом. Внешний интерфейс обеспечивает сопряжение информационных шин МК с внешними устройствами.

В практике создания микропроцессорных систем управления используются два типа системного интерфейса: интерфейс с изолированными шинами и интерфейс с совмещенными шинами.

Интерфейс с изолированными (адресными) шинами.
Отличительной особенностью этого интерфейса является раздельная адресация памяти и внешних устройств. Так, при адресации памяти в системах, построенных на базе МП КР580 (рис. 4.1), используются вся 16-разрядная шина адреса и управляющие сигналы ЧТ.ЗУ и ЗП.ЗУ, формируемые системным контроллером СК. При этом для обмена данными между МП и памятью используется значительное количество команд микропроцессора.

Для адресации же внешних устройств используются только 8 разрядов шины адреса и сигналы управления ЧТ.ВУ и ЗП.ВУ. Для обмена данными между МП и ВУ используются только две специальные команды IN ADR - ввод данных и OUT ADR - вывод данных, реализующие обмен данными только через аккумулятор МП. Такая процедура обмена снижает общую производительность системы, так как для обмена данными между ВУ и памятью потребуется дополнительно использовать несколько команд, обеспечивающих сохранность содержимого аккумулятора до начала обмена с ВУ и восстановление ее после обмена.


Рис. 4.1

Единственное достоинство интерфейса с раздельными шинами является использование всей шины адреса для адресации памяти, что позволяет построить модуль памяти максимального объема. Напомним, что 16-разрядная шина адреса позволяет адресовать 64 К ячеек памяти.

Интерфейс с совмещенными адресными шинами.
Интерфейс этого типа позволяет использовать всю шину адреса как для адресации памяти, так и для адресации внешних устройств. Для краткости его называют интерфейсом с общей шиной. Очевидным достоинством интерфейса с общей шиной является возможность использования при обмене данными между ВУ и МП всех команд, используемых для обмена с памятью. Возможна и модификация интерфейса с общей шиной, когда один разряд шины адреса (например, старший разряд А15) используется для разделения обращения к памяти или к ВУ (рис. 4.2). Формирование управляющих сигналов для обращения к ВУ возможно с использованием сигналов ПМ и ВД микропроцессора и разряда А15 шины адреса


Рис. 4.2

Главным достоинством интерфейса с общей шиной является возможность расширения набора команд для обращения к ВУ, что позволяет повысить производительность систем за счет сокращения требуемых для обмена команд программы. Нетрудно заметить,, что интерфейс с общей шиной позволяет увеличить количество адресуемых ВУ, но сокращает объем прямоадресуемой памяти. Однако этот недостаток интерфейса можно преодолеть за счет некоторого усложнения дешифрирующих схем и организации, например, страничной адресации, часто используемой в макро- и Микро-ЭВМ.

Структура интерфейса МК.
Несмотря на функциональное различие, внутренние интерфейсы используют один и тот же прием выбора адресуемого устройства - декодирование адресного кода. На рис. 4.3 изображена совмещенная функциональная схема внутреннего (для обращения к памяти) и внешнего (для обращения к ВУ) интерфейсов. В обоих случаях дешифратор используется для одинаковой цели - декодировать адресный код на его входе и с помощью активного уровня выходного сигнала обеспечить выбор адресуемого устройства. Различие схем дешифрации определяется разрядностью шины адреса, принципиальной схемой дешифратора и, конечно, адресом устройства.

Объем блока памяти определяется разрядностью его микросхем. Так, если для адресации ячеек памяти требуется К разрядов, то 16-К разрядов 16-разрядной шины адреса могут быть использованы для адресации различных блоков памяти системы. Чаще всего для этой цели используются старшие разряды шины адреса. Выходные сигналы дешифратора подаются на вывод ВК (выбор кристалла) микросхемы памяти.

Структура внешнего интерфейса имеет некоторые отличия. Кроме дешифратора ДШ, интерфейс содержит буферные регистры БР для временного хранения данных. Буферные регистры служат в качестве «ворот», через которые осуществляется обмен данными между МП и ВУ, часто называются портами ввода-вывода. Для организации порта вывода необходим управляющий сигнал, определяющий номер (или адрес) порта, а также системный управляющий сигнал, определяющий направление передачи информации. Как показано на рис. 4.3, на вход буферных регистров поступает управляющий сигнал ЧТ.ВУ, что определяет порт 1 и порт 2 как порты ввода. Напротив, порт 3 и порт 4 являются портами вывода, так как на входе их буферных регистров БРЗ и БР4 подключён управляющий сигнал ЗП.ЗУ. Разрядность буферных регистров может быть согласована с разрядностью шины данных, но может и отличаться от нее. В последнем случае при вводе данных в МП через шину данных программными средствами необходимо очистить неиспользованные разряды.


Рис. 4.3

Если разрядность выходного кода ВУ больше разрядности шины данных, то для формирования слова данных, поступающего из ВУ, также необходимо использовать несколько дополнительных команд. 1

Заметим, что наряду с главной функцией буферного регистра - временное хранение данных - он одновременно используется и как усилитель мощности, что упрощает согласование шины данных микроконтроллер с низкоомным выходом внешнего устройства. В некоторых случаях порты ввода-вывода могут не содержать буферных регистров. Тогда они строятся на основе шинных формирователей, и это необходимо учитывать при разработке программного обеспечения системы.

Алгоритм функционирования интерфейса сводится к следующему. При выполнении команды обращения к ВУ на шине адреса МП выставляет адрес ВУ. Дешифратор дешифрирует адресный код, и соответствующим сигналом с выхода ДШ подготавливаются цепи"; приема данных. В следующем такте команды данные передаются из МП в адресуемый буферный регистр и управляющим сигналом ЗП.ВУ записываются в выбранный БР, после чего они становятся доступны ВУ.

Взаимосвязь микропроцессора и ВУ упрощается благодаря использованию специальных интерфейсных БИС-адаптеров, обеспечивающих различные способы обмена данными.

Последовательный интерфейс
Все разновидности рассмотренных интерфейсов относятся к классу параллельных интерфейсов, когда обмен данными между микропроцессором и ВУ осуществляется параллельным кодом, который характеризуется тем, что все его разряды передаются одновременно. Например, при обмене 8-разрядным параллельным кодом одновременно по восьми линиям связи передаются все восемь разрядов цифрового кода. Если представить, что источник цифрового кода находится от контроллера технологического процесса на значительном расстоянии, то для передачи сообщения потребуется значительное количество линий связи. При значительных расстояниях стоимость линий связи и устройств согласования существенно сказывается на стоимости системы в целом.

Последовательный интерфейс позволяет сократить затраты, так как для передачи данных используется одна линия связи, по которой каждый бит цифрового кода пересылается последовательно.. Для преобразования параллельного цифрового кода в последовательный используются специальные схемы, построенные на базе сдвиговых регистров, тактируемых импульсными последовательностями определенной частоты. Каждым тактовым импульсом параллельный цифровой код сдвигается на одну позицию, которая поступает на линию связи. Таким образом, параллельный цифровой код превращается в последовательность импульсов стандартных уровней. Помимо полезной информации последовательная „посылка дополняется служебной информацией, позволяющей определить начало и конец передаваемых данных.

Скорость обмена через последовательный интерфейс измеряется в битах в секунду или в бодах и может изменяться от нескольких десятков до нескольких тысяч бит/с. Обмен данными с ВУ через последовательный интерфейс может осуществляться в синхронном и асинхронном режимах. Отличие этих двух режимов заключается в количестве служебной информации, сопровождающей каждую последовательную посылку данных. Формат последовательной посылки данных изображен на рис. 4.4.

В синхронном режиме (рис. 4.4, а) перед началом передачи данных передается один или два синхросимвола, после чего без перерыва передается последовательность данных фиксированной разрядности (обычно 5 или 8 бит).


Рис. 4.4

В асинхронном режиме (рис. 4.4,б) перед началом передачи каждого слова данных передается стартовый бит, после которого передаются 5 или 8 бит слова данных. В конце слова данных передаются 1 разряд четности и 1 или 2 разряда останова, устанавливаемых в уровень лог. «1». Такая служебная информация сопровождает каждое слово данных, поэтому скорость передачи данных через последовательный интерфейс в асинхронном режиме существенно ниже, чем в синхронном режиме.

Интерфейс для последовательного обмена данными обычно реализуется на базе специализированных БИС. Например, БИС КР580ВВ51 - универсальный программируемый приемопередатчик УСАПП - выполняет все необходимые процедуры преобразования параллельного кода в последовательный в режиме передатчика и преобразование последовательного кода в параллельный в режиме приемника. Обмен данными между ВУ и МП осуществляется через шину данных системы. Данные от микропроцессора через шину данных поступают в УСАПП, преобразуются в последовательный код с добавлением служебной информации и передаются к ВУ через линию связи. В обратном направлении данные из ВУ через линию связи поступают на вход приемника УСАПП, преобразуются в параллельный код и с помощью управляющих сигналов через шину данных передаются в микропроцессор.






Рекомендуемый контент




Copyright © 2010-2017 housea.ru. Контакты: info@housea.ru При использовании материалов веб-сайта Домашнее Радио, гиперссылка на источник обязательна.