Время кентавров: Микросхемы серии Мультикор-11xx (MC-11xx) д

Время кентавров: Микросхемы серии Мультикор-11xx (MC-11xx) для встраиваемых и мобильных применений

Т. Солохина, Я. Петричкович, А. Глушков, А. Беляев, Ю. Грибов, В. Никольский, В. Силин, М. Алексеев, Ю. Александров

Время кентавров: Микросхемы серии Мультикор-11xx (MC-11xx) для встраиваемых и мобильных применений

"Кентавры - дикие существа, полулюди-полукони, обитатели гор и лесных чащ, отличаются буйным нравом и невоздержанностью, однако никогда никому не причиняют вреда сознательно". По мнению Я. Петричковича, Главного конструктора проекта, идея двухпроцессорных Мультикоров такова. RISC-ядро - это интеллектуальная (человеческая) голова Кентавра. Она (голова) управляет вычислительным процессом, который реализует чип Мультикор. DSP-ядро в чипе - это лошадиные ноги кентавра. Это то, что нес╦т на себе смысловую нагрузку ускорителя-акселератора (для головы или RISC-ядра), позволяя Кентавру быстро бегать. В результате такой комбинации (RISC-ядро + DSP-ядро) получается этакое суперсущество, умеющее одновременно и интеллектуально мыслить и быстро бегать.

Таблица 1. Сравнение DSP-ядра (ELCORE-11) и DSP-ядра семейства TMS320C54x, использованного в новой двухпроцессорной микросхеме TMS320C5471 (TI)

DSP-ядро TMS320C54x 1 Программный конвейер - 3 фазы Программный конвейер - 6 фаз. Это усложняет программирование 2 Параллельно выполняется до 3-х арифметических операций (умножение, сложение, вычитание) Параллельно выполняется до 2-х арифметических операций (умножение и сложение при MAC либо два сложения) 3 32-разрядная операция сложения/вычитания выполняется за 1 такт 32-разрядная операция сложения/вычитания выполняется за 2 такта 4 Поддержка формата 32Е16 с плавающей точкой Нет 5 Поддержка цикла DO, DOFOREVER. Допускается вложенность до 7 циклов Циклы не поддерживаются. Имеются команды повтора RPT, RPTB, но они не допускают вложенности. Внутри повторяемых блоков не могут использоваться команды управления 6 Адресный генератор содержит в общей сложности 27 регистров, что обеспечивает большую гибкость при формировании адресов операндов Адресный генератор содержит в общей сложности 10 регистров

Микросхемы серии Мультикор-11xx (MC-11xx) относятся к новому классу приборов - цифровых сигнальных контроллеров или DSC (Digital Signal Controller), которые объединяют в одном кристалле RISC-ядро и цифровой процессор обработки сигналов (DSP-ядро). Микросхемы серии МС-11 разрабатываются на базе процессорных ядер платформы проектирования "МУЛЬТИКОР" или "MULTICOR-E"TM.

Платформа "МУЛЬТИКОР" разработана в ГУП НПЦ ЭЛВИС и предназначена для проектирования широкого спектра сверхбольших интегральных микросхем (СБИС) для коммерческих, военных и космических применений, которые различаются по вычислительной мощности, стоимости и функциональным возможностям.

Платформа "МУЛЬТИКОР" по современной терминологии относится к классу ASPPs (Application Specific Prog-ram-mable Platforms) и представляет набор мощных современных аппаратно-программных средств проектирования СБИС и систем на их основе. Эти средства объединены общим маршрутом проектирования (6-9 месяцев), который обеспечивает сквозную верификацию разрабатываемых СБИС с использованием IP-ядер (IP-cores) из базы системы проектирования.

Для эффективной разработки приложений на базе платформы "МУЛЬТИКОР" разработано мощное инструментальное программное обеспечение (ПО), не уступающее по функциональным возможностям зарубежным аналогам (под операционные системы Windows и Linux).

Микросхемы серии МС-11 содержат стандартное RISC-ядро (RISCore-11TM) с системой команд MIPS 1 ISA® и оригинальное, масштабируемое и программируемое ядро цифрового сигнального процессора - DSP-ядро (DSP - Digital Signal Processing) ELCORETM (ELVEESs CORE).

В состав микросхем МС-11 включена минимальная конфигурация DSP-ядра - "ELCORE-11", имеющая 16-разрядную гарвардскую SISD-архитектуру (Single Instructions Single Data - один поток команд и один поток данных). По общей классификации СБИС, разрабатываемых на базе платформы "МУЛЬТИКОР", СБИС серии МС-11 относятся к сигнальным контроллерам мини-конфигурации.

Микросхема МС-11Т спроектирована на основе 0,54-мкм (3 металла) библиотеки российского изготовителя (ОАО "Ангстрем") и запущена в изготовление в конце II квартала 2002 года. Библиотеки макроблоков и в целом топология СБИС разработаны в ЗАО НЦ "Ангстрем-СБИС".

Микросхема МС-11Т имеет интеграцию около 2 млн. вентилей и размеры кристалла 10,1x10,1 мм (рис. 1). Опытные образцы ожидаются в IV квартале 2002 г.

Рисунок 1. Топология сигнального контроллера MC-11T

СБИС МС-11T может использоваться одинаково успешно для нескольких направлений применений, обеспечивая оптимальные показатели по весогабаритным параметрам и энергопотреблению:

экономичных 16/32-разрядных микроконтроллеров для встраиваемых и мобильных применений; связных процессоров (однокристальных цифровых модемов) для мобильных и фиксированных применений; цифровых процессорных ядер для GPS/GLONASS при╦мников; цифровых процессорных ядер для программируемых аудиокодеров/декодеров нового поколения при объединении с аналоговыми ядрами ЦАП и так далее; цифровых ядер для микросхем цифрового телевидения и так далее; интеллектуальных терминалов доступа в Интернет, системы спутникового Интернета; интеллектуальных проводных и беспроводных охранных систем аудио- и видеонаблюдения; мультимедийных систем (игр, проигрывателей и так далее).

МС-11T сможет замещать ряд 16/32-разрядных серий приборов зарубежного производства, таких как микроконтроллеры / связные процессоры мировых лидеров TMS320 C54xx (TI), в частности, TMS 320C5471, DSP566хх/568xx, StarCore 110 (Motorola), микроконтроллеры для различных встраиваемых применений, для управления моторами ADSP218x/219x (Analog Device) и так далее.

Структура микросхемы МС-11 приведена на рис. 2. Микросхема включает:

процессорное RISC-ядро (RISC-core, RISCore-11); процессорное ЦПОС-ядро (DSP-core) с архитектурой SISD (Single Instruction Single Data) с возможностью обработки данных в форматах фиксированной и (программно) плавающей точки; ядро 8-канального контроллера DMA (Direct Memory Access); внутреннюю память: ОЗУ RISC-ядра объ╦мом не менее 8 Кбайт (MEM); КЭШ инструкций RISC-ядра (ICACHE)объ╦мом не менее 2 Кбайт; ОЗУ данных ЦПОС-ядра объ╦мом не менее 4 Кбайт; ОЗУ программ ЦПОС-ядра объ╦мом не менее 8 Кбайт; внешние интерфейсы: 32-разрядный порт памяти MPORT(Memory Port); средства отладки программ с интерфейсом JTAG OnCD (On Chip Debugger); UART; 2 последовательных порта (совместимых с портами SPORTS, ADI); ядро контроллера прерывания (INTctr - Interrupt controller); ядро 32-разрядного таймера (TIMER); ядро фазовой автоподстройки частоты (PLL).

Рисунок 2. Структура МС-11T

Рисунок 3. Корпус микросхемы MC-11T

RISC-ядро является ведущим в двухпроцессорной конфигурации и выполняет основную программу. Для RISC-ядра обеспечен доступ к следующим ресурсам DSP-ядра (DSP-core), являющегося ведомым по отношению к RISC-ядру: обмен данными RISC-ядра с ресурсами ЦПОС-ядра выполняется по командам LOAD, STORE. Память DSP-ядра и его регистры для RISC-ядра 32-разрядные (словные), то есть состояние двух младших разрядов адреса игнорируется.

RISC-ядро управляет работой ЦПОС-ядра посредством передачи ему задания (макрокоманды) с последующим запуском ЦПОС-ядра (перевод из режима STOP в режим RUN). С другой стороны, DSP-ядро формирует следующие прерывания в RISC-ядро:

программное; по переполнению стека; при выполнении команды STOP; при достижении адреса останова при исполнении программы до адреса останова или завершении требуемого числа шагов при пошаговом исполнении программы.

DSP-ядро также обеспечивает вычисления в формате с плавающей точкой (врезка) высокой точности (32E16 или 16E16) c производительностью до 20 MFLOPs (для смеси умножений и сложений/вычитаний).

Подпрограмма вычислений с плавающей точкой
;MEMORY initialization
  CLRL R28 0xFFFF,M5
  MOVE 0,A5
  MOVE 1






Рекомендуемый контент




Copyright © 2010-2018 housea.ru. Контакты: info@housea.ru При использовании материалов веб-сайта Домашнее Радио, гиперссылка на источник обязательна.